その他論文
1 AvalancheEffect inSemiconductors Univ.ofSouthernCalifornia,Los Angeles,USA. エネルギー保存則を基本として半導体内でのイオン化散乱について理論的実験的な検討を行ない、イオン化散乱現象が局在的な現象でないことを理論的に示しその理論的検討の結果を実験結果と比較し理論の正当性を示した。その仮定に於いて従来の理論並びに実験結果に問題のあることを指摘し、イオン化散乱現象の非局在的理論式を導き出し、さらにその結果を従来の実験式と比較する手法を示し、新たに開発した２種類のダイオードを用いて行った実験結果と良く合致することを示した。Ｐｈ．Ｄ．Ｔｈｅｓｉｓ（博士論文）
２　ＭＯＳＦＥＴのプロセス条件を入力してデバイスの電気特性を出力する 共著 昭和５５年４月 日経エレクトロニクス、ｎｏ　２３６ 従来トランジスタの特性を設計値に合わせるためには数回の実験をくり返し、経験的に合わせており、長時間を要すると共に経済的にも大きな負担であった。本論文ではこれらのプロセス条件を計算機で計算し、それによって得られるトランジスタの特性を予測するプログラムを開発した結果を報告した。このプログラムを用いると、実験では少なくとも数週間掛かる実験結果を数分間で予測出来るようになり、デバイス開発に大きな貢献をすることを報告した。この方式は以来一般的に用いられる物となった。共同研究につき本人分担部分抽出不可能。奥戸雄二、大野泰男ｐｐ．１０６−１２１
３　ＭＯＳデバイスの極限に関する一考察 単著 昭和５７年１１月 電子通信学会　集積回路技術専門講習会 ＭＯＳＦＥＴの微細化に伴い、そのスイッチング速度は超高速デバイスとして開発されているＧａＡｓやジョセフソン素子のそれに近くなってきており、ＬＳＩシステムに於いてもその高速性能が期待されていた。本論文ではある程度の大きさのシステムを実現すると、むしろチップ内の情報伝達遅れや、チップ内でのスイッチングパワーの増大などが問題になり、システムとしての最適化を計るためには、配線技術やシステムとしてのパワーマネージメントが重要になることを示した。ｐｐ．２１−２５．
４　３次元回路素子の開発；現状と今後の展開について 単著 昭和５９年１月 機会振興、ｖｏｌ．１７，Ｎｏ．１ ３次元回路素子技術の結晶成長から、製作技術、設計技術、更にはシステム応用など、各種技術開発の必要性、可能性に関して技術開発の開始時からプロジェクト完了時までの技術的な進歩を概観しその将来像に関して纏めた。ｐｐ．１７３−１９０．
５　三次元集積回路素子技術の将来 単著 平成３年６月
（財）新機能素子研究開発協会２１世紀超高集積素子研究委員会、調査研究報告書		 ３次元回路素子技術の結晶成長から、製作技術、設計技術、更にはシステム応用など、各種技術開発の必要性、可能性に関して技術開発の開始時からプロジェクト完了時までの技術的な進歩を概観しその将来像に関して纏めた。
pp.173-190.
６　集積回路技術の開発動向 単著 平成13年１月18日 第５回関西大学先端科学技術シンポジュウム 現在の集積回路技術ではチップ上に1億個以上のトランジスタを作り込める為、システムをチップ上に作り込む事が可能となってきた。そこでの重要技術は微細デバイス、平坦多層配線技術、さらには不揮発性メモリを作成する技術が必要となる事を述べ、我々の処で提案している新原理に基づくH-RAMに関して、詳細な説明を行いその可能性に関して詳述した。
７　不揮発性メモリーとしてのホールメモリーの検討 共著 平成12年８月 信学技報Vol.100 No.266 不揮発性メモリーとしてホールメモリーを提案した。構造は垂直磁性体と高移動度半導体の組み合わせからなり、書き込みは磁性体の周辺に設けた配線に電流を流す事で行い、読み出しは半導体からのホール電圧である。ここでは本素子の動作原理などに付いて述べた。共同研究につき本人分担分抽出不可能。奥戸雄二、西上英吾、片山藍pp.9-12
8　情報伝達遅れを考慮した並列化集積システムの性能限界 共著 平成13年6月 Annual　Review　2000、Institute of Natural Sciences, Nagoya City University. Vol. 5 不確定性原理と熱雑音の限界を考慮する事により各種の情報処理システムの性能比較を既に可能にした。ここでは前報では取り入れなかった情報伝達遅れをも考慮した場合の各種情報処理システムの性能を小規模高速･高エネルギー消費素子を用いた場合から生体のように低エネルギー低速な物が高並列に集積されたような場合までを統一的に評価する方法を提案し、それに沿って評価を行い、低速、低エネルギー素子を高度に集積化したものの方が高い性能を得られる事を示した。共同研究につき本人分担部分抽出不可能。Y.Okuto, I.Isomoto & A.Shimizupp.
９　Faa di Bruno の公式とその応用 I 共著 平成13年6月 Annual　Review　2000、Institute of Natural Sciences, Nagoya City University. Vol. 5

Faa di Brunoの公式の初等的証明を与え、その組み合わせ論的等式、Hermite多項式への応用を論じた。T.Okano, Y.Okuto,A.Shimizu,Y.Niikura, Y.Hashimoto, H.Yamada(共同研究につき本人担当部分抽出不可能)


主要国際会議
1 Effect ofJunction Area ofSilicon IMPATTDiodes onMicrowaveOutput Power 共著 昭和４４年１０月 First Conf.On Solid StateDevices,Tokyo,Japan,ExtendedAbstract インパットダイオードのマイクロ波発振効率、発信出力のダイオード面積との関連を検討した結果の報告である。特に素子面積を増大させた場合、ダイオード材料のマイクロ波帯でのスキンデプスの効果を主として検討した物である。 共同研究につき本人分担部分抽出不可能。M.Kondo,M.Matumura,Y.Okuto & I.Nagasima,
2 IonizationCoefficients inSemiconductors;A NonlocalizedProperty 共著 昭和４７年９月 SecondEuropean Solid State DeviceResearchConference,Lancaster,U.K.Extended Abstract. 従来半導体内のイオン化散乱現象は、その場の電界強度で決定されると理解されていた。我々はイオン化散乱にはあるしきい値以上のエネルギーを持った可動電荷でのみ実現できると云う事実を指摘し、そのためイオン化散乱現象は局所的な電界強度ではなく電荷の得た運動エネルギーに依存することを示し、これを数式的に示すことに成功した。 共同研究につき本人分担部分抽出不可能。 Y.Okuto & C.R.Crowell,
3 SemiconductorAvalancheBreakdown:ANon-localizedProperty 共著 昭和47年12月 Fall Meetingof Am.Phys.Soc.Bull.Am.Phys.Soc.Ser.2-17,LA,USA 我々の提案したイオン化散乱現象の非局在モデルを用いて、半導体接合の逆方向耐圧や、散乱現象による電荷の増幅効果を数値計算し実験結果を正しく説明できることを示し、我々のモデルの正しさを示した。 共同研究につき本人分担部分抽出不可能。 Y.Okuto & C.R.Crowell,pp.1194,
4 AvalancheBreakdown ofHighly DopedPassivated SiSchottky Barriers 共著 昭和４８年８月 Fifth Conf.On Solid StateDevices,Tokyo,Japan 我々のイオン化散乱の非局在モデルでは高濃度ダイオードの逆耐圧が今までの理論より高くなる傾向にあった。これを実験的に確かめるために、新しい構造と作成方法による２種類のショットキーダイオードを開発し、直流測定並びに光増幅率の測定などを行い、確かに我々の理論の正しいことを証明した。なをこの実験に用いたダイオード構造は特許申請を行った。 共同研究につき本人分担部分抽出不可能。 Y.Okuto & C.R.Crowell
5 Computer AidedSi-MOSFETProcessDesigning 共著 昭和５４年８月 11th Conf.on Solid StateDevices,Tokyo Ｓｉ−ＭＯＳＦＥＴの製造工程を計算機を用いて仮想的に実現し、従来実験的に行われてきていたＬＳＩの設計を短時間で正確に行う方式を開発したことの報告である。この方法により実験での付き物である条件のばらつきなども分離して理解できるようになった。 共同研究につき本人分担部分抽出不可能。 Y.Ohno & Y.Okuto,
6 Influence of Si/Al2O3 InterfaceStates onElectricalCharacteristics ofSOS CMOS 共著 昭和５４年１０月 1979 IEEE SOS Work Shop,Florida,USA サファイア上にＳｉ薄膜を成長させたＳＯＳを用いたＬＳＩは通常のＳｉＬＳＩに比べて高集積、高速動作、低電力など特徴があるが、Ｓｉとサファイアの界面に界面順位が存在し、その影響が懸念されている。本論文ではこの問題を検討し、短チャンネル素子に於いては逆にドレイン電圧を吸収して、短チャンネル効果を抑制する効果のあることを報告した。 共同研究につき本人分担部分抽出不可能。 Y.Ohno,Y.Okuto,M.Fukuma & H.Mizumura,
7 ElectronMobility in N-channel Depletion-type MOSTransistor 共著 昭和５５年１２月 IEEE Semicon.InterfaceSpecialistConf.Florida,USA, デプリーション型のＭＯＳＦＥＴの電流電圧特性をゲート電圧を変化させながら測定することにより、電子の移動度と不純物濃度をＭＯＳ界面からの距離の関数として詳細に求めることが出来ることを理論的に導き、現実に精度良く求められることを実験的に示した。 共同研究につき本人分担部分抽出不可能。 Y.Okuto & Y.Ohno,
8 SOS/CMOS asa HighPerformance LSIDevice 共著 昭和５５年１２月 1980 IEEE Int.Electron Device MeetingWashingtonD.C.USA ＳＯＳＣＭＯＳが将来の高性能ＬＳＩの候補として優れていることを、その製造容易性、高密度集積性、高速性、低電力性のみならず、将来高集積システムを実現するときに問題になる設計面でも設計の容易性、高精度設計性などの面から有利であることを実際に、８ｘ８の乗算器や、１ＧＨｚ動作の分周器などを設計・製作・評価して示した。 共同研究につき本人分担部分抽出不可能。 Y.Okuto,M.Fukuma & Y.Ohno
9 Performance Limitation ofSi,V-X andJosephsonJunction LSIs 共著 昭和５７年１月 Japan J.ofApp.Phys.vol.21,Supplement21-1 将来の超高速情報処理システム用デバイスとして精力的に研究開発が行われている超電導ジョセフソンデバイス、化合物半導体デバイス更にはあまり高速性を期待されていなかったが微細化と共に次第に高速性を示してきたＳｉＭＯＳデバイスの３つのデバイスに関して特にＬＳＩとしてどのデバイスがシステムとして高速になるかを検討した。 共同研究につき本人分担部分抽出不可能。 T.Sugano,Y.Okuto,A.Anzai,S.Hasuo,S.Kohyama,J.Matisoo,J.Ohmori,pp.423-430
10 SOS CMOS 16-bit ParallelMultiplier 共著 昭和５６年８月 13th Conf.on Solid StateDevices,Tokyo,Japan ＳＯＳＣＭＯＳで実用的な１６ｘ１６ビットの並列乗算器を設計試作評価を行い、低電力、高速性を確認すると共に、試作した物の性能と設計から予測された性能とを比較検討しその設計容易性を示し、ＳＯＳＣＭＯＳが当時多用されていたＮＭＯＳデバイスやバイポーラデバイスより遙かに優れていることを示した。 共同研究につき本人分担部分抽出不可能。 M.Fukuma,Y.Ohno & Y.Okuto,
11 Device ProcessDesigning Aidsfor MOS LSIs 共著 昭和５６年９月 the NASCODE 2Conference,Dublin,Ireland 計算機の性能向上と共にＬＳＩ作成工程を計算機を用いて仮想的に製作する技術は当時は加工技術でのみ実用化されてきていた。我々は加工工程の良否は現実にその工程で作成されるデバイスの性能、特性ばらつきなどで評価されるべき物と考え、加工工程と素子特性推測工程とを一体化したプログラムを作成評価した結果を報告した。 共同研究につき本人分担部分抽出不可能。 Y.Okuto,Y.Ohno & M.Fukuma
9 PerformanceLimitation ofSi,V-X andJosephsonJunction LSIs 共著 昭和５７年１月 Japan J.ofApp.Phys.vol.21,Supplement21-1 将来の超高速情報処理システム用デバイスとして精力的に研究開発が行われている超電導ジョセフソンデバイス、化合物半導体デバイス更にはあまり高速性を期待されていなかったが微細化と共に次第に高速性を示してきたＳｉＭＯＳデバイスの３つのデバイスに関して特にＬＳＩとしてどのデバイスがシステムとして高速になるかを検討した。 共同研究につき本人分担部分抽出不可能。 T.Sugano,Y.Okuto,A.Anzai,S.Hasuo,S.Kohyama,J.Matisoo,J.Ohmori,pp.423-430
10 SOS CMOS 16-bit ParallelMultiplier 共著 昭和５６年８月 13th Conf.on Solid StateDevices,Tokyo,Japan ＳＯＳＣＭＯＳで実用的な１６ｘ１６ビットの並列乗算器を設計試作評価を行い、低電力、高速性を確認すると共に、試作した物の性能と設計から予測された性能とを比較検討しその設計容易性を示し、ＳＯＳＣＭＯＳが当時多用されていたＮＭＯＳデバイスやバイポーラデバイスより遙かに優れていることを示した。 共同研究につき本人分担部分抽出不可能。 M.Fukuma,Y.Ohno & Y.Okuto,
11 Device ProcessDesigning Aidsfor MOS LSIs 共著 昭和５６年９月 the NASCODE 2Conference,Dublin,Ireland 計算機の性能向上と共にＬＳＩ作成工程を計算機を用いて仮想的に製作する技術は当時は加工技術でのみ実用化されてきていた。我々は加工工程の良否は現実にその工程で作成されるデバイスの性能、特性ばらつきなどで評価されるべき物と考え、加工工程と素子特性推測工程とを一体化したプログラムを作成評価した結果を報告した。 共同研究につき本人分担部分抽出不可能。 Y.Okuto,Y.Ohno & M.Fukuma
12 An AsymmetricEffect of ShortChannelMOSFETs 共著 昭和５６年１０ 1981 Symposium on VLSITechnology,Maui,Hawaii, イオン注入を多用してＭＯＳＬＳＩを作成するときに本来ＦＥＴの電気特性はソースとドレインが対称であるべきであるが、実際には非対称特性がでる場合があった。この事を加工工程、デバイス構造、電気的特性等を検討し、これがイオン注入時にゲート材料の陰が出来て不純物が入らないところが出来ることが原因であることを示した。 共同研究につき本人分担部分抽出不可能。 S.Kosimaru,M.Fukuma,T.Tsujide,T.Yamanaka & Y.Okuto Digest of Tech.Papers.pp.18-19.
13 Process-Device-Circuit CADSystem for MOSVLSIs 共著 Sept.1982.昭和５７年９月 1982 Symposium on VLSITechnologyOiso,Japan 従来計算機を用いて加工工程とデバイス特性を仮想的に算出するプログラムを開発して利用してきたが、この論文では従来の物に更に回路解析プログラムを追加して加工工程、デバイス設計からＬＳＩ回路の特性を予測する方法を開発したことを報告した。 共同研究につき本人分担部分抽出不可能。 Y.Fukuma,M.Sakurai,Y.Ohno,T.Nishide & Y.Okuto Digest of Tech.Papers,pp.56-57,
14 CMOS forFuture VLSI 単著 June,1983 昭和５８年６月 Workshop onCMOS forVLSI(IFIP),Edinburgh,U.K. 当時高性能計算機等はバイポーラーデバイスで主として構成され、またもう少し低速の計算機はＮＭＯＳで構成されており、ＣＭＯＳは低速で計算機には不適合だとされてきた。本論文ではシステムとしての性能を考え、更には将来の微細化技術の発展を考えると将来の高性能システムを実現するにはＣＭＯＳが有利であると結論した。
１５　三次元回路素子技術 単著 昭和５９年４月 日本化学会　昭和５９年春季年会 ＬＳＩはその物は高密度であるが現実のシステムを作製する場合には実装技術などが必要になり体積的には可成り大きくなる。これを解決する方法として３次元回路素子が提案されていることを説明した。更にこれを実現するために必要となる結晶技術、配線技術更には製造工程その物の低温化が必要であることなどを説明した。 日本化学会　昭和５９年 春季年会講演予稿集ＰＰ
16 3DIC It's Goaland PresentStatus 単著 昭和６０年１０月 1985 IEEE SOS/SOITechnologyConference,New Orleans,USA 日本で世界に先駆けて研究が開始された３次元回路素子技術について説明すると共に、将来的にどのような事が実現される化について説明した。またそれを実現するためにどのような技術開発が必要かを説明した。 SOS/SOI Technology Conference,Extended Abstract
17 3DIC's 単著 Sept.1986 昭和６１年９月 1986 IEEE SOS/SOITechnologyConference,Florida,USA, ３次元回路素子を実現するに必要な基本となる技術、特にこの会議で主体となるＳＯＩ技術の開発に関してどのようなアプローチがあるか、どのアプローチが現時点で有望かなど３次元回路素子特有な問題点などを説明した。 SOS/SOI Technology Conference,Extended Abstract.
18 What is theDriving Forcefor DielectricIsolation 単著 Oct.1987 昭和６２年１０月 TheElectrochemical Society FallMeeting,Hawaii,USA ＬＳＩ技術の重要技術である素子分離や、ゲート材料として用いられる誘電体材料に関してそのデバイスに対する重要性、特に誘電体分離でデバイス性能が向上すること、そのため将来のシステム性能向上に重要であることなどに関して説明した。 Extended Abstracts,vol.87-2,pp.1096,
19 VLSITechnologytoward the 21stCentury 単著 平成２年５月 Electro-ChemicalSociety 177th MeetingMontreal,Canada ＬＳＩ技術の今までの流れを説明し、 ２１世紀に向けては、単なる従来技術の延長でなく、システム性能を向上させるためには、この会合の主な興味である実装技術の向上が大切であることを説明した。 The Extended Abstracts,vol.90-1,pp.287,
20 VLSITechnologytoward the 21stCentury:Researchto the Reality(Keynote Talk) 単著 平成２年１０月 1990 IEEE SOS/SOITechnologyConference,Florida,USA, ２１世紀に向けてＬＳＩ技術を更に向上させるためには、従来から研究が進められているＳＯＳ／ＳＯＩ技術の実用化が重要であり、更にはそれらを用いて３次元回路素子などの高実装密度技術の開発と実用化が不可欠であることを説明した。 1990 IEEE SOS/SOITechnology onference,Extended Abstract
21 VLSITechnologytoward the 21stCentury:NewApproach toImprove theSystem PackingDensity(KeynoteSpeech) 単著 平成２年１１月 Int.ElectronDevices andMaterialsSymposium,Hsinchu,Taiwan,R.O.C, ＬＳＩ技術の発展によりシステムの高性能化、小型化、低電力化が計られたが、２１世紀に向けて更に性能ヲ向上させるためにはこれまでの方法では駄目で、新しい技術を開発する必要があることを述べ、それを実現するためには新しい実装技術が必要であることを示し、３次元回路構造がその極限にあることを示した。 Proc.of 1990 Int.ElectronDevices and MaterialsSymposium,pp.I1.1-I1.4,
22 Low-TemperatureOperation of LSICircuits 単著 平成３年３月 1991 American PhysicalSociety Spring Meeting ＬＳＩを低温で動作させると素子速度の向上や配線抵抗の低下によるシステムの高性能化が実現されるとして主としてアメリカで低温動作の計算機までが開発されていた。本論文では現実のシステムを考えるとシステムを冷やすことは出来ても各素子を均一に冷却できないためにこの方法には実現性が無いことを基本的な物理定数の温度依存を用いて説明した。 Bull.Am.Phys.Soc.,vol,36,No.3,pp.996
23 VLSI MultilevelInterconnection;Year Review inJapan 単著 平成３年６月 1991 VLSIMultilevelInterconnection;Santa Clara,USA 将来のＬＳＩ技術でその重要性が増大すると云われている配線技術に関して技術動向とくに日本でどのような技術が開発されており、それらの内、どの技術が将来性があるかなどを纏めて説明した。 VLSI Multilevel Interconnection;State-of-the-Art pp.6-7,
24 LSI Technology:Past,Present andthe Future 単著 平成３年１０月 14th AnnualSemicon.Conf.Sinaia,Romania ＬＳＩ技術の過去の発展を概観することにより、その将来動向を考察した。特に将来的には現在の微細加工技術だけではシステム性能の向上は不可能であり、新しい配線技術、実装技術、更には３次元回路素子技術などの開発が不可欠であることを説明した。 Proc.of 14th Annual Semicon.Conf.,pp.81,
25 VariousStrategies forULSI 単著 平成４年１２月 Euro PACE,Institute forMicroelectronics Stuttgart,Germany, ＬＳＩの将来性能向上のために色々技術開発が成されているが、現実にはＬＳＩ性能を向上しても意味が無くシステムとしての性能向上が必要である事を示し、３次元回路素子技術で可能となる将来のシステム像を説明した。 EuroPACE ULSI Technology,7.1-7.29 並びにビデオテープ
２６　半導体メモリの展望（T）―ＤＲＡＭを中心に― 単著 平成５年４月 電気化学協会、創立６０周年大会 Tokyo,Japan 半導体メモリの現状と将来像を説明し、とくに磁気ディスクなど、競合デバイス・システムとの現状と将来像の比較、並びに将来開発の必要となる技術分野などについて説明し電気化学分野での技術開発を要望した。 電気化学協会、創立６０周年大会、講演要旨集、ｐｐ．２９，
27 Dielectrics forULSI systems 単著 平成５年５月 The Electro-chemicalSociety Spring Meeting,Hawaii,USA １０年前（１９８７年）に行った技術予測に対し、現実に技術動向がどう変化したか等を確認し、再度技術開発動向を議論した。この論文では、予測通り誘電体による素子分離が進歩し、実用化されたが、更に技術開発を高度化する必要があることを強調した。The Electrochemical Society Spring Meeting Extended Abstracts,pp.Hawaii,USA.
28 ULSI　Technology Development Trend, 共著 平成12年10月10-14 International Semiconductor Conference CAS2000 Organized by IMT-Bucharest & Cosponsored by IEEE-EDS and others.Sinaia Romania 集積度の向上に従い、殆どのシステムが1つのチップ上に実現可能となってきた。ここでは今後重要性を増すと考えられる微細CMOS、配線技術並びに不揮発性RAMに付いて議論し，特に我々の処で提案しているHallRAMに付いてその原理、予測される性能などに関して述べた。 共同研究に付き本人分担部分抽出不可能。 Yuji OKUTO and Takemitsu KUNIO, Proceedings, pp.3-9

その他、学会発表
情報伝達遅延を考慮した並列化集積システムの性能限界 単著 平成9年10月 秋期第５８回応用物理学会　講演予稿４ｐ−Ｇ−３ C-11-2 片山藍、西上英吾、奥戸雄二
ホールメモリー　その特性予測 共著 平成12年9月29日 電子情報通信学会ソサエティ大会講演
ホールメモリーその構成と磁場発生 共著 平成12年9月29日 電子情報通信学会ソサエティ大会講演 C-11-3 西上英吾、片山藍、奥戸雄二
ＨＲＡＭの各種構成の検討 共著 平成13年3月29日 電子情報通信学会総合大会講演 C-11-2 片山藍、西上英吾、奥戸雄二
ＨＲＡＭにおける書き込みと読み出し 共著 平成13年3月29日 電子情報通信学会総合大会講演 C-11-3 西上英吾、片山藍、奥戸雄二